ทันเอไอ

Micron revela que a crise do "muro de memória" da IA está piorando e aponta que HBM não acompanha os chips de processamento

A Micron aponta que o problema de gargalo de memória HBM em sistemas de IA está se agravando, após a velocidade de processamento crescer 3 vezes mais rápido que a largura de banda

Na conferência de chips Hot Chips 2026, Raghu Sreeramaneni, Fellow de Arquitetura HBM da Micron, revelou um grande desafio para a indústria de inteligência artificial, afirmando que o problema do "muro de memória" (Memory Wall) continua se intensificando devido ao crescimento desequilibrado do hardware.

De acordo com a apresentação, o desempenho de processamento dos aceleradores de IA (Compute TFLOPS) aumentou em média cerca de 3 vezes a cada 2 anos, enquanto a largura de banda de memórias de alta velocidade como a HBM (High Bandwidth Memory) cresceu menos de 2 vezes no mesmo período. Esse fosso cada vez maior faz com que os processadores percam tempo aguardando o envio e recebimento de dados, tornando-se o principal gargalo em sistemas de IA de grande escala.

Além disso, a Micron citou estatísticas interessantes mostrando que falhas relacionadas à HBM representaram impressionantes 17% de todas as interrupções durante o treinamento do modelo Llama 3 da Meta.

Em termos de limitações físicas, os modernos módulos de GPU no formato System-in-Package, com pilhas de HBM de até 12 camadas, fazem com que a área de silício da memória ocupe cerca de 90% de todo o silício — cerca de 8 vezes o tamanho do próprio chip da GPU —, o que afeta diretamente a dissipação e a resistência térmica.

Para lidar com esse problema, a Micron afirma que a indústria precisará contar com inovações avançadas de empacotamento (Advanced Packaging), como Hybrid Bonding ou Fusion Bonding, interfaces Die-to-Die e novas arquiteturas como Processing-in-Memory (PIM DRAM), para ajudar a reduzir a perda de energia e gerenciar os problemas térmicos no futuro.